TD-LTE射频一致性测试系统数字中频单元设计

　　摘要：针对TD-LTE通信标准测试需求，设计一款可应用于“射频一致性测试”的数字中频处理单元。根据奈奎斯特带通采样原理直接对153.6MHz的TD-LTE/TD-SCDMA中频信号进行模拟与数字的相互转换，在FPGA中实现高效数字上/下变频、移相滤波、多速率插值/抽取、成型滤波、符号同步、高速串行接口和离散傅里叶变换等功能，以正交I、Q信号输出便于后续DSP对其进行软件算法解调和处理。实验结果表明，该方案能有效减少数字上/下变频、插值/抽取资源消耗、增强接收通道的线性动态范围、提高模数转换器的有效分辨率、改善发射/接收通道矢量解调指标，适合作为TD-LTE射频一致性测试系统数字中频处理单元的实施方案。

　　引言

　　TD-LTE一致性测试包括“射频一致性测试”、“协议一致性测试”和“无线资源管理(RRM)一致性测试”等，其中“TD-LTE射频一致性测试仪器”在国内还是空白。

　　本设计来源于国家科技重大专项“TD-LTE射频一致性测试系统”，其中“数字中频处理单元”主要完成目标是：(1)实现TD-LTE(兼容TD-SCDMA)基带信号数字上变频、数字下变频、多速率差值、多速率抽取；(2)采用高速数模转换器实现高中频信号输出；(3)基于谐波采样技术(欠采样)利用高速模数转换器实现高中频信号采集；(4)采用多通道(2×2)MIMO空分复用技术，实现TD-LTE下行100Mbps上行50Mbps；(5)测试例功能：时域信号的RMS检波自动功率控制、开/闭环功率测试(检测)、发射关功率测试/发射开关模板，频域信号的频谱发射模板/占用带宽/邻道泄露抑制比，信号解调的矢量误差幅度、星座图等。

　　电路设计

　　数字中频处理单元整体架构设计

　　数字中频处理单元硬件部分主要由FPGA[1-5]、DSP、模数转换器(A/D)和数模转换器(D/A)构成。数字中频(IF)处理单元原理框图如图1所示。

　　上变频与下变频模块设计

　　上变频(DUC)与下变频(DDC)模块原理相近，采用相同设计方法，在FPGA具体实现上DUC是DDC逆向应用[6]。

　　该模块设计根据奈奎斯特带通采样定理：

　　其中，Fs表示A/D或D/A采样频率，Fc表示载波频率，B表示信号带宽。

　　本设计A/D转换器工作在谐波采样(欠采样)模式；D/A转换器工作在基带采样(过采样)模式，即中频信号分别位于第三Nyquist区和第一Nyquist区。欠采样与过采样示意图如图2、3所示。

　　本设计DDC与DUC的XilinxFPGA实现采用改进型方案，如图4所示结构。

　　改进型DDC与DUC的FPGA实现方案相对于常规方案简化了算法模型、降低了资源消耗，增强了模块的可靠性与可维护性，在进行IQ调制/解调的同时，使得采样率降为目标采样率的一半。DDC/DUC资源消耗情况如表1所示。

　　多相数字滤波器幅频、相频传输函数：

　　公式(3)、(4)表明I路与Q两路具有相同的幅频响应，相频响应群延时相差Ts/2。

　　多速率抽取与插值模块设计[7-10]

　　TD-LTE协议规定基带采样率为30.72MHz，因此DDC之后只需采用一级半带滤波器(Half-bandFilter)，即可完成IF信号到基带信号速率转换，抽取器如图5所示。

　　DUC之前采样率为307.2MHz，因此，插值因子为10，需采用半带滤波器与CIC(Cascaded-integrated-combFilter)积分级联梳妆滤波器相组合完成插值器功能，插值器如图6所示。

　　其中，半带滤波器设计应满足公式(5)、(6)、(7)要求，CIC滤波器设计应满足公式(8)要求。

　　半带滤波器的冲激响应h(k)除了零点(含奇数点)不为零外，其所有的偶数点均为0，所以采用半带滤波器实现采样率变换时，只需一半的计算量，有很高的计算效率，特别适合于信号的实时处理。

　　HI为积分器传输函数，HC为梳妆滤波器传输函数，N为阶数，R为插值因子，M为差分延迟。

　　积分级联梳妆滤波器(CIC)仅利用加法器、减法器和寄存器，占用资源少，实现简单且速度高。归一化后的抽取/插值半带滤波器频响如图7所示。归一化后的插值CIC滤波器频响如图8所示。

　　在FPGA中实现半带滤波器与CIC滤波器，RAM资源消耗为零，且乘法器、查找表与寄存器消耗较少，具体资源分布情况如表2所示。

　　高速串行接口设计

　　LTE基带信号数据吞吐量较大。本设计根据串行RapidIO协议在FPGA中，分别例化一个4X的SRIO(Serial-RapidIO)核用于基带板和数字中频板之间连接，同时例化1个1X的SRIO核用于数字中频板内部FPGA与DSP连接。

　　测试例功能模块设计

　　TS36.521-1测量规范定义了LTE终端的发射机测试、接收机测试和性能测试的过程和测量方法。其中，终端发射机测试内容包括：(1)开环功率测量(OLP)；(2)闭环功率控制(TPC步进量：1/2/3dB)；(3)最大/小输出功率测试(APC)；(4)关断功率测试(PVT)；(5)发射/关断时间模板(ECTM)；(6)频率误差(FE)；(7)误差矢量幅度(EVM)；(8)邻道泄漏抑制比(ACLR)；(9)占用带宽(OBW)；(10)频谱发射模板(SEM)。

　　以上测试内容中，第1、2、3、4测试项由FPGA独立完成；第5、6、7、8、9、10测试项FPGA作为预处理器，再由DSP处理后续复杂算法。

　　本设计测试例功能方案分时域、频域处理两部分，时域、频域处理流程如图10、11所示。

　　插值、成型滤波与符号同步子模块设计

　　该模块插值选用CIC插值器，差值倍数为8倍。成型滤波选取“平方根升余弦”FIR，符号同步采用“平均功率最大值”算法。平方根升余弦滚降因子选0.22，FIR阶数为96阶，频响曲线如图12所示。

　　FPGA中符号同步算法流程图如图13所示。

　　RMS子模块设计

　　闭环功率控制测试、最大/小功率测试、关断功率(PVT)测试和开环功率测试等模块的检波方式为“方均根”检波(RootMeanSquare)，RMS定义如下：

　　xi表示某一时刻数据，N表示任一个连续取值的个数。由公式(15)可知，离散/数字信号的方均根(RMS)定义本身包含着“积分”概念，积分后的信号曲线有“平滑”的效果。该子模块FPGA设计如图14所示。

　　在FPGA中方均根检波后，功率信号为I2+Q2，以此信号为基准，设计逻辑电路捕获脉冲信号并保存至双口RAM中，上位机主控软件从RAM中获取数据进行对数(logarithm)处理并显示。

　　FFT子模块设计

　　利用XilinxIP核设计FFT模块，根据内部同步信号，准确定位到待测“时隙”，对其进行实时傅里叶变换供后续DSP芯片处理。该子模块设计如图15所示。TI公司的DSP6487芯片根据FPGA输出的FFT频谱，计算出“占用带宽(OccupiedBandwidth)”、“邻道泄漏抑制比(AdjacentChannelLeakRatio)”、“频谱发射模板(SpectrumEmissionMask)”等指标。

　　测试结果

　　测试环境：待测件(AV5251宽带多通道数字中频单元)，对比测试仪器AV4947(TD-LTE无线终端综合测试仪)。矢量信号源R&SSMU200A，矢量信号分析仪AnritsuMS2692A等。

　　测试平台：SMU200A为激励源分别接到AV5251和AV4947的输入端；MS2692A为监测仪分别连接到前者的输出端。其中，图16为待测件(宽带数字中频单元)，图17为测试系统，对比测试结果如表3所示。

　　数字中频单元作为数字信号的处理前端通道，对TD-LTE/TD-SCDMA信号应有良好的兼容性。测试结果如表4所示，测试结果截图如图18所示。

　　结论

　　电路设计基于奈奎斯特带通采样原理，运用高速数字信号处理技术，采用高解析度、高采样率A/D、D/A和高性能FPGA、DSP芯片，设计一款针对“射频一致性测试”用途的数字中频处理单元，将接收信号处理动态范围提高到96dB，发射/接收通道EVM指标降低到0.48%，满足TD-LTE/TD-SCDMA测试标准要求，为应对“TD-LTE射频一致性测试”需求提供了一种新的可实施的解决方案。

　　参考文献：

　　[1]田耘，徐文波.XilinxFPGA开发实用教程[M].北京：清华大学出版社，2008

　　[2]侯伯亨，顾新.VHDL硬件描述语言与数字逻辑电路设计[M].西安：西安电子科技大学出版社，1998

　　[3]田耘，徐文波，张延伟.无线通信FPGA设计[M].北京：电子工业出版社，2008

　　[4]高亚军.基于FPGA的数字信号处理[M].北京：电子工业出版社，2012

　　[5]刘玉钦，吴国强.运用VHDL实现数字信号处理[J].电子测量与仪器学报，2008年增刊

　　[6]邓晓平，田茂，罗义军，王玉皞.通用多通道数字下变频器的优化与实现[J].仪器仪表学报，2011，32，(9)：1993-1997

　　[7]黄晓红，王兆华.全相位数字滤波器的研究与设计[J].电子测量与仪器学报，2006，20，(1)：92-103

　　[8]魏灵，杨日杰，崔旭涛.基于分布式算法的数字滤波器设计[J].仪器仪表学报，2008，29，(10)：2100-2104

　　[9]MINTZERF.OnHalf-band，Third-band，andNth-bandFIRFiltersandTheirDesign[J].IEEETransAcoustSpeechSignalProcessing，1982，ASSP230：734-738

　　[10]HOGENAUEREB.AnEconomicalClassofDigitalFiltersforDecimationandInterpolation[J].IEEETransaoustSpeechSignalProcessing，1981，ASSP229：155-162

　　张黎明

关注读览天下微信， 100万篇深度好文， 等你来看……